Requested document:

JP8241958 click here to view the pdf document

ON-CHIP DECOUPLING CAPACITOR AND FORMING METHOD

Patent Number:

JP8241958

Publication date:

1996-09-17

Inventor(s):

CRONIN JOHN EDWARD; HILTEBEITEL JOHN ANDREW

Applicant(s):

INTERNATL BUSINESS MACH CORP <IBM>

Requested Patent:

☐ JP8241958

Application Number: JP19960009865 19960124

Priority Number(s):

IPC Classification:

H01L27/04; H01L21/822

EC Classification:

Equivalents:

JP3160198B2

Abstract

PROBLEM TO BE SOLVED: To provide a on-board decoupling capacitor which does not effect the conditions of density of a semiconductor die.

SOLUTION: The decoupling capacitor is constituted of a power supply Vdd metallic layer 14' and a grounding GND metallic layer 16' which are separated by a dielectric layer 24. These layers 14' and 16' are patterned completely similarly.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出願公開番号

特開平8-241958

(43)公開日 平成8年(1996)9月17日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 27/04 21/822 H01L 27/04

С

審査請求 未請求 請求項の数10 〇L (全 10 頁)

(21)出願番号

特願平8-9865

(22)出願日

平成8年(1996)1月24日

(32)優先日

(31)優先権主張番号 385528

1995年2月8日

(33)優先権主張国

米国(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 ジョン・エドワード・クローニン

アメリカ合衆国05468、バーモント州ミル

トン、アール・ディー・ナンバー3

(74)代理人 弁理士 合田 潔 (外2名)


最終頁に続く

(54) 【発明の名称】 オンチップ・デカップリング・コンデンサ及び形成方法・

(57)【要約】

【課題】 半導体ダイの密度要件に影響しないオンボー ド・デカップリング・コンデンサを提供する。

【解決手段】 デカップリング・コンデンサが、誘電体 層24で分離された電源Vdd金属層14'と接地GN D金属層16'とによって構成され、2つの層は全く同 じようにパターン化される。



20

1

【特許請求の範囲】

【請求項1】半導体素子上に形成されたデカップリング ・コンデンサであって、誘電体層により分離された2つ の金属層を含み、前記層のうちの少なくとも2層が1ス テップで一緒にパターン化されたデカップリング・コン

【請求項2】前記2つの金属層の第1の層が、電気結合 のために前記半導体素子の第1の下位レベル接続部の上 に配置され、前記2つの金属層の第2の層が、金属付着 を介して第2の下位レベル接続部の上に配置された第3 10 の金属層に電気的に結合され、前記第3の金属層及び前 記第2の下位レベル接続部は前記2つの金属層に隣接し ている、請求項1に記載のデカップリング・コンデン

【請求項3】前記金属付着がC4はんだボールより成 る、請求項2に記載のデカップリング・コンデンサ。

【請求項4】前記2つの金属層が前記半導体素子の下位 レベルの接続部上に配置された開口部を有し、前記開口 部に金属を充填することにより、前記2つの金属層の第 2の層が前記下位レベル接続部と電気的に結合される、 請求項1に記載のデカップリング・コンデンサ。

【請求項5】前記2つの金属層の第1の層が、前記2つ の金属層の前記開口部の内部周囲に沿って形成された絶 縁パッシベーション薄膜により、前記開口部を充填する 前記金属から絶縁される、請求項4に記載のデカップリ ング・コンデンサ。

【請求項6】前記2つの金属層の第2の層及び前記2つ の金属層の間の前記誘電体層が、絶縁パッシベーション 材で被覆された開口部を含み、前記2つの金属層の第1 の層と結合する電気的接点を設けるために前記開口部の 30 中に金属が付着されている、請求項1に記載のデカップ リング・コンデンサ。

【請求項7】半導体素子上にデカップリング・コンデン サを形成する方法であって、(a) 上部表面に電気的 接点を備える、第1及び第2の下位レベル接続部を含 む、内部金属化層を有する配線構造体を形成するステッ プと、(b) 前記上部表面における前記第1及び第2 の下位レベルの接続部上の各第1及び第2の領域に、一 緒に位置合わせされ、且つ誘電体層により分離された2 つの金属層を、前記2つの金属層の各下層が、前記第1 40 及び第2の下位レベル接続部とそれぞれ電気的に接続さ れるように形成するステップと、(c) 前記第2の領 域における前記2つの金属層の上層及び前記誘電体層を 除去するステップと、(d) 前記第2の領域に面する 前記第1の領域の側面部に絶縁側壁を形成するステップ と、(e) 前記第1の領域の上層が前記第2の領域の 残留する下層と電気的に結合するように、前記第1の領 域及び前記第2の領域の両方を含む領域において金属を 付着させるステップと、を含む方法。

が、(a) 第1の金属化層を金属の下層として前記基 板の上に付着させるステップと、(b) 誘電材料を誘 電体層として前記第1の金属化層の上に付着させるステ ップと、(c) 第2の金属化層を金属の上層として前 記誘電体層の上に付着させるステップと、(d) 前記 第2の金属化層の上に所定のパターンを有するマスクを 形成するステップと、(e) 前記第1及び第2の金属 化層及び前記誘電体層の露出された領域を、前記マスク のパターンに従ってエッチングするステップと、(f) 前記マスクを除去し、前記マスクのパターンに従って 一緒に位置合わせされた、前記2つの金属及び誘電体層 の積層構造を残すステップと、を含む、請求項7に記載 の方法。

【請求項9】半導体素子上にデカップリング・コンデン サを形成する方法であって、(a) 上部表面に電気的 接点を与えるスタッドに結合された内部金属化層を含む 配線構造体を形成するステップと、(b) 前記上部表 面のスタッド上に一緒に位置合わせされ、且つ誘電体層 により分離された2つの金属層を形成するステップと、

(c) 前記スタッドが前記上部表面で露出するように、 前記2つの金属層及び誘電体層を貫く開口部を形成する ステップと、(d) 前記開口部の内部周囲に沿って絶 縁側壁を形成するステップと、(e) 前記スタッドを 前記2つの金属層の上層と電気的に結合するように、前 記開口部を取囲む領域において金属を付着させるステッ プと、を含む方法。

【請求項10】半導体素子上にデカップリング・コンデ ンサを形成する方法であって、(a) 半導体基板の上 に、一緒に位置合わせされ、且つ誘電体層で分離された 2つの金属層を形成するステップと、(b) 前記2つ の金属層の下層が露出するように、前記2つの金属層の 上層及び前記誘電体層を貫いて開口部をエッチングする ステップと、(c) 前記開口部の内部周囲に沿った側 壁上、及び前記開口部の周囲の前記2つの金属層の上層 の上に絶縁パリアを形成するステップと、(d) 2つの金属層の下層との電気的接点を提供するために、 前記開口部を包含する領域に金属を付着させるステップ と、を含む方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体ダイ用のデ カップリング・コンデンサに関連する。更に詳細に述べ れば、半導体ダイ上で既に利用されている金属化層領域 以外に追加の領域を必要としない、半導体ダイ用のオン ボード、即ちオンチップ・デカップリング・コンデンサ に関連する。

[0002]

【従来の技術】半導体ダイの論理回路のスイッチング は、デカップリングするか、叉は減衰させる必要がある 【請求項8】前記2つの金属層を形成する前記ステップ 50 過渡電流及び電圧スパイクを発生させる。このデカップ 3

リングを達成する従来の技術には、半導体ダイの外部に 置く別個のデカップリング・コンデンサが含まれる。こ れらの外付けデカップリング・コンデンサは価格が高 く、またスペースの無駄が多い。

【0003】1991年5月14日にHang,外に付与された名称「Integrated Circuit

Package」の米国特許第5,01,087号では、半導体ダイ上に実装されるデカップリング・コンデンサを提供する方法が開示された。これでは、半導体ダイの未使用の領域の基板に窪みを形成し、窪み毎にキャ 10ップを備える。ただし、これは窪みのために半導体ダイ上に余分なスペースが必要である。

[0004]

【発明が解決しようとする課題】

- (a) 本発明の目的は、半導体ダイに実装する改良したデカップリング・コンデンサを提供することにある。
- (b) 本発明の他の目的は、半導体ダイの密度要件に 影響しないオンボード・デカップリング・コンデンサを 提供することにある。
- (c) 本発明の他の目的は、半導体基板の相互接続構 20 造内で形成可能なデカップリング・コンデンサを提供することにある。
- (d) 本発明の更に別の目的は、追加の半導体プロセス・ステップをほとんど必要としないデカップリング・コンデンサの製造方法を提供することにある。

[0005]

【課題を解決するための手段】これらの目的を推進するために、本発明は半導体ダイへの入出力インターフェースを提供する、半導体ダイの相互接続領域内に配置される、オンボード・デカップリング・コンデンサを対象と30する。デカップリング・コンデンサは、一緒に位置合わせされ、同じパターンで形成された誘電体層により分離された、2つの金属層で構成される。2つの金属層は、2層の領域がお互いに対応し、一方が他方の上になるように一緒に位置合わせされる。

【0006】本発明の他の実施例では、半導体ダイ用のデカップリング・コンデンサは、一緒に位置合わせされた少なくとも1つの金属層、及び絶縁層を含む相互接続領域に設けられる。

【0007】全く同じにパターン化された金属層、及び 40 誘電体層をもつ半導体ダイの相互接続領域にデカップリング・コンデンサを設けることにより、プロセス・ステップを最少にし、更に半導体ダイ上にデカップリング・コンデンサを実装するために必要なスペースも、同様に最小にできる。

【0008】本発明の他の実施例に従い、半導体ダイ上にデカップリング・コンデンサを形成するもう1つの方法が提供される。この方法には、内部金属化層を含む絶縁層より成る配線構造体を基体上に提供するステップが含まれ、内部金属化層は、配線構造体の上部表面におい

て電気的接点となる第1及び第2のスタッドそれぞれに結合されている。上部表面の第1及び第2のスタッド上に配置されるのは、一緒に位置合わせされ、誘電体層により分離された2つの金属層であり、少なくとも第1及び第2の領域が互いに隣接して設けられる。第1及び第2の領域の金属のそれぞれの下層は、絶縁基板の第1及び第2のスタッドとそれぞれ電気的に接続される。次に、第2領域の金属の上層及び誘電体層が除去される。次に第2の領域に面する第1の領域の側面に絶縁側壁が形成される。最後に、第1及び第2の両領域の一部を含む領域において、第1の領域の上層を第2の領域の残っている下層と電気的に結合するように、C4金属はんだボールが基板上に付着される。

[0009]

【発明の実施の形態】図1及び2を参照すると、CMO S技術半導体ダイ10には、ダイの表面から上に突出るはんだボール12の配列が付けられる。はんだボールは、制御された(controlled)押しつぶし可能な(collapsible)圧縮(compression)接点(contacts)、即ちいわゆるC4ボンディングを提供し、ダイに信号を送り込んだり外部へ発信するためのものである。本明細書において、

「半導体ダイ」なる用語は、半導体回路が形成されている半導体チップ、又はウェハのような半導体基板を意味する。図3を参照すると、金属化領域14及び16は半導体ダイの電源Vdd配線及び接地GND配線を提供し、一方関連はんだボールは、外部とのインターフェース相互接続を提供する。理想的には、はんだボール12(図1、及び2)の上部が平面であり、その結果ダイ10が平面の実装基板表面(表示されていない)に置かれたときに、全てのパッドが同時に基板表面に接触することが望ましい。しかし現実には、C4はんだボールはダイ10と実装基板表面との間で圧縮される必要があり、そこでははんだボールは制御された態様で圧縮され、その結果、実装基板表面全体に圧縮接触が行われる。

【0010】半導体ダイの従来の方法の相互接続領域を示す図3を参照すると、既存のVdd及び接地GND相互接続領域14、16が合わせて約10ミリメートル平方の表面積を占めている。接地及びVdd用金属化域は各々平均線幅が200マイクロメートルであり、ダイ10の表面上を極端に長さ方向に延びている。50マイクロメートルの間隙18が設けられ、それぞれの線を分離している。このように、Vdd及びGND金属化層は間隙と合わせて450μmピッチになる。半導体ダイの上部表面にVdd金属化層14を用いて、内部金属化層M1、M2、及びM3に対するVdd14の静電容量を半導体ダイに組込むことができ、最大1ナノファラド(nF)の分布静電容量22をVddへ提供する。

縁層より成る配線構造体を基体上に提供するステップが 【0011】図4を参照すると、本発明は、接地金属化含まれ、内部金属化層は、配線構造体の上部表面におい 50 層16'及び16"を半導体ダイの相互接続領域で、V

d d 金属化層14'及び14"の上に積重ね、層は互い に一緒に位置合わせされ、誘電体層24によって分離さ れる。金属層14′、14″は、半導体ダイの半導体領 域と直接接触して設けることも可能であるが、絶縁層を 介して半導体から分離して設けるのが実際的である。平 均幅が400マイクロメートルの2つの金属化層が設け られる。スタック14'、16'とスタック14"及び 16"間の間隙18'の幅は50マイクロメートルで、 ダイの幅全体に450マイクロメートルのピッチとな り、Vdd及び接地配線用に2倍の線幅が使用可能であ 10 る。このように、Vdd及び接地配線は抵抗がより小さ く静電容量がより大きくなる。間に1、000オングス トロームの酸化物誘電体層24を用いた場合は、Vdd とGNDの層間の静電容量は29nfの大きさになり得 る。一方窒化物誘電体を使用すると、窒化物の誘電率は 酸化物の誘電率の2倍なので、この静電容量も2倍にな る。

【0012】一緒に位置合わせされる金属化層16'及 び14'、16"及び14"、及び誘電体24は、単一 のマスク・プロセスで作成される。図5を参照すると、 第1のプランケット金属化層14Lが、基板10の平坦 な表面上に付着され、基板10はスタッド19A、19 B及び19Cによって相互接続される、事前に形成され た相互接続層M3、M2、M1をもつ。相互接続層M 3、M2、M1は、半導体基板の表面上に設けられた、 内部金属層を含む絶縁層より成る多層配線構造体によっ て形成される。次に、プランケット酸化物層24Lが付 着され、その後にプランケット金属化層16Lが付着さ れる。マスク17がプランケット金属化層16 L上に設 定され、そこでマスク17により露出された金属化層及 30 び酸化物層16L、24L、14Lのマスク17により 露出された領域が、反応性イオン・エッチングにより除 去される。マスク17で覆われた領域はそのまま残る。 次にマスク17が除去され、スタック14'、16'及 び14"、16"が図4に示すように残る。

【0013】提供される静電容量は、金属化層の関連面 積と共に誘電体の値及び厚さに従って決められる。本発 明の1つの実施例では、1、000オングストロームの 厚さの酸化物誘電体は、平均的ダイ面積では、Vddと GNDとの金属化層間に29nFの静電容量を提供す る。面積計算は、一般的な半導体ダイの場合では、Vd d 及びGND金属化層の平均幅にVdd及びGND金属 化層の平均長さを乗算する。

【0014】GND及びVdd金属化層16'、14' をダイ10の内部金属化層及び外部と結合する方法が各 種使用される。図6から図10は、領域28の上部接地 金属化層167を領域28に隣接する接地接続パッド2 7に結合するプロセスを示す。図6では、プロック・マ スク26が領域28の金属化された2つの層を覆ってい 属化層、及び酸化物を除去するためのエッチングが施さ れる。第1のエッチングでは、露出した金属化層の上層 だけが除去され、その下の酸化物層でエッチングが止ま る。その後、酸化物エッチングが行われ、金属化層の下 層27まで酸化物層をエッチングする。下層はそのまま 残る。この時点で、ブロッキング・マスク26が除去さ

れ、図7に示すような配列が残る。

【0015】プロック・マスク26が除去されてから、 パッシベーション・プロセスが施され、金属化層を含む 基板の上にパッシペーション薄膜30がコンフォーマル に付着される。次に、有機体層、即ちポリイミド層31 が全領域の上にプランケット付着される。フォトレジス ト(表示されていない)が付着され、露光され、現像さ れ、ポリイミドに形成したい開口部29に相当する開口 部を露出させる。ポリイミド層の露出された領域は、パ ターン化されたフォトレジストに従って反応性イオン・ エッチングにより除去され、フォトレジスト・マスク (表示されていない) で覆われた領域のポリイミドが残 り、ポリイミドに開口部29が形成される。次にフォト レジストが除去される。ポリイミド31をエッチング・ マスクとして使用し、反応性イオン・エッチングで半導 体基板に向かって垂直に下方に向けられた方向性エッチ ング29により、パッシベーション層が除去される。こ のプロセスは、最小限の深さのパッシベーション層を除 去するために限定した時間だけ施され、図9に示すよう に、パッシベーション層の縦の厚さが、平面領域上にお ける層の最小の厚さより厚くなっている場所の金属化層 の側面に沿って、スペーサ32を残す。接地接点27が 領域28の2つの金属化層に十分近い場合は、パッシベ ーション・スペーサ領域が互いに合わさり、反応性イオ ン・エッチングの後で2つの金属化層の間に合体した平 面パッシペーション領域(表示されていない)を提供で きる点に留意いただきたい。

【0016】次に、業界標準のC4 Molyマスク・ リフトオフ及びリフロー・プロセスを使用して、図10 に示すように、領域28の金属化層の上層16′及び接 地接続27の下層金属と接触させるために、C4はんだ ボールが開口部29に供給される。はんだボール40が この後実装基板表面(表示されていない)に対して圧縮 されると、C4はんだボール40は、領域28の上部金 属化層16'を隣接する接地接続27と結合させ、一方 スペーサ32は、Vdd金属化層14'への接地短絡を 防ぐ。この方法で、金属化層の上層16'は接地接続2 7と電気的に結合され、また一方でC4はんだポールが 外部と結合する。領域28の下部Vdd金属化層14' は、半導体ダイ10の内部金属化層38とスタッド36 を使って結合される。接地接続27は、ダイ10の内部 接地金属化層39とスタッド37を使って結合される。 このように、上部及び下部の金属化層161、141は る。プロック・マスク26で保護されなかった領域の金 50 ダイ10の内部金属化層38、39とそれぞれ電気的に

20

結合される。ここまでは、上部金属化層16′だけが外部、即ちはんだボール40と結合している。

【0017】本発明の第2の面では、領域28に関連す る2つの金属化層の下部金属化層14'について、外部 との上部接点を提供する。図11は、間に酸化物誘電体 24を有する2つの金属化層14'、16'を示す。マ スク42が2つの金属化層の上層16'の上に配置さ れ、マスク42により露出された上層16'の領域をエ ッチングにより除去する。このエッチングは図12の点 線に示すように金属化層の上層16'に開口部を残す。 マスク42が次に除去され、パッシベーション層30が 図13に示すように半導体基板の上に付着される。図1 4では、ポリイミド・パターン46が(前述のように) 半導体基板上に設けられる。ポリイミド・パターン46 は、金属化層の上層16'の開口部の上に位置合わせさ れたアパーチャをもち、このアパーチャの直径は金属化 層の開口部の直径より小さい。エッチング剤を使用して ポリイミドのアパーチャによって露出された酸化物誘電 体層を除去する。これによって図15に示すように金属 化層の下層14'が露出される。C4はんだボール48 が、露出された金属化層の下層14'に対応する領域上 に付着される。ポリイミド及びパッシベーション領域を 残すことにより、金属化層の上層16'を絶縁し、それ によって、はんだボール48がダイ10と実装基板表面 間で圧縮されたときに、上層がはんだボール48に短絡 することを防ぐ。

【0018】本発明の第3の面に従うと、金属化層の上 層16′を半導体基板の内部金属化層39と相互接続す るために代替の接地接続が提供される。図17及び図1 8は、誘電体層24で分離され、中央領域に孔49をも 30 ち、基板10の接地スタッド37を露出させる、2つの 金属化層16'、14'の断面図及び平面図である。ス タッド37は内部金属化層39と接続され、接地接点を 基板10の上部表面に提供する。孔49の内壁に内張り を作るために、スペーサ32が前述と同じようにパッシ ベーション層の付着及びエッチングにより形成される。 図19を参照すると、2つの金属化層の開口部49を取 巻くアパーチャを有したプロッキング・マスク50が、 2つの金属化層の領域28の上に形成される。プロッキ ング・マスクのアパーチャの直径は、2つの金属化層の 40 開口部の直径より大きい。そしてブロッキング・マスク 50により露出されて残った金属化層の上層16'の露 出領域に、エッチングが行われる。ここで、信号線51 が誘電体層を上に持つ金属化層の下層である点に注意を 要す。エッチングの後で、露出された金属化層領域全体 の上に選択的な化学蒸着(CVD)が行われ、2つの金 属化層の開口部49に露出している接地スタッド37の 上に、金属化層52を成長させる。金属化層52は、大 きくなった孔49の内部に露出している金属化層の上層

8

は、このようにスタッド37を金属化層の上層16、に 電気的に接続させる。最後にブロッキング・マスク50 が除去され、図21に示すような構造になる。金属化層 の下層14、は、スタッド36を介して半導体基板のV dd内部金属化層38に結合される。金属化層の上層1 6、は、充填金属52及びスタッド37を介して内部金 属化層39と接続される。スペーサ32は金属化層の下 位のレベル14、を絶縁し、これが充填金属52と電気 的に短絡することを防ぐ。同様に、誘電体層24は、充 填金属52が金属化層の下位レベル14、の上部面と短 絡することを防ぐ。信号線51はプロセスの結果に本質 的に影響されない。

【0019】相互接続領域において本発明の方法を使用することにより、半導体基板上にローカル・デカップリング・コンデンサが設けられ、半導体ダイに外付けする外部デカップリング・コンデンサの必要性をなくす。デカップリング・コンデンサは、従来の技術で必要とされた余分な領域を必要とせずに、半導体ダイの相互接続領域に形成される。最後に、本発明に従うデカップリング・コンデンサは、1つの付着マスクを使用して形成され、プロセスには相互接続の2つの層、及び誘電体層のための個々の付着パターンを必要としない。これは、半導体ダイ上にデカップリング・コンデンサを実装するためのプロセス手順を簡素化し、絶縁スペーサ32を形成するときにプロッキング層の設置、及びパッシベーション薄膜の除去のために2、3の追加ステップを必要とするだけである。

【0020】まとめとして、本発明の構成に関して以下の事項を開示する。

- 7 【0021】(1) 半導体素子上に形成されたデカップリング・コンデンサであって、誘電体層により分離された2つの金属層を含み、前記層のうちの少なくとも2層が1ステップで一緒にバターン化されたデカップリング・コンデンサ。
 - (2) 全ての層が1ステップで一緒にパターン化される、(1) に記載のデカップリング・コンデンサ。
 - (3) 前記2つの金属層の第1の層が、電気結合のために前記半導体素子の第1の下位レベル接続部の上に配置される、(1)に記載のデカップリング・コンデンサ。
 - (4) 前記2つの金属層の第2の層が、金属付着を介して第2の下位レベル接続部の上に配置された第3の金属層に電気的に結合され、前記第3の金属層及び前記第2の下位レベル接続部は前記2つの金属層に隣接している、(3)に記載のデカップリング・コンデンサ。
 - (5) 前記金属付着がC4はんだボールより成る、
 - (4) に記載のデカップリング・コンデンサ。
- 上に、金属化層52を成長させる。金属化層52は、大 (6) 前記2つの金属層が前記半導体素子の下位レベきくなった孔49の内部に露出している金属化層の上層 ルの接続部上に配置された開口部を有し、前記開口部に16~の露出側壁へも同様に広がる。CVDプロセス 50 金属を充填することにより、前記2つの金属層の第2の

層が前記下位レベル接続部と電気的に結合される、 (1) に記載のデカップリング・コンデンサ。

- 前記2つの金属層の第1の層が、前記2つの金 属層の前記開口部の内部周囲に沿って形成された絶縁パ ッシベーション薄膜により、前記開口部を充填する前記 金属から絶縁される、(6)に記載のデカップリング・ コンデンサ。
- 前記2つの金属層の第2の層及び前記2つの金 (8) 属層の間の前記誘電体層が、絶縁パッシベーション材料 で被覆された開口部を含み、前記2つの金属層の第1の 10 層と結合する電気的接点を設けるために前記開口部の中 に金属が付着されている、(1) に記載のデカップリン グ・コンデンサ。
- (9) 前記2つの金属層の前記第2の層が、前記2つ の金属層に隣接する第2のスタッドの上に配置された分 離された金属層を介し、更に前記分離された金属層を前 記2つの金属層の前記第2の層に電気的に結合する金属 付着とを介して、前記半導体素子の前記第2のスタッド に電気的に接続される、(8)に記載のデカップリング ・コンデンサ。
- (10) 前記2つの金属層が、前記誘電体層の厚さ及 び誘電率に従って、前記デカップリング・コンデンサの 静電容量を提供する所定の領域を有する、(1)に記載 のデカップリング・コンデンサ。
- (11) 前記誘電体層が酸化物叉は窒化物の1物質で ある、(1) に記載のデカップリング・コンデンサ。
- (12) 半導体素子上にデカップリング・コンデンサ を形成する方法であって、(a) 上部表面に電気的接 点を備える、第1及び第2の下位レベル接続部を含む、 内部金属化層を有する配線構造体を形成するステップ 30 と、(b) 前記上部表面における前記第1及び第2の 下位レベルの接続部上の各第1及び第2の領域に、一緒 に位置合わせされ、且つ誘電体層により分離された2つ の金属層を、前記2つの金属層の各下層が前記第1及び 第2の下位レベル接続部とそれぞれ重気的に接続される ように形成するステップと、(c) 前記第2の領域に おける前記2つの金属層の上層及び前記誘電体層を除去 するステップと、(d) 前記第2の領域に面する前記 第1の領域の側面部に絶縁側壁を形成するステップと、
- (e) 前記第1の領域の上層が前記第2の領域の残留 40 する下層と電気的に結合するように、前記第1の領域及 び前記第2の領域の両方を含む領域において金属を付着 させるステップと、を含む方法。
- 前記2つの金属層を形成する前記ステップ が、(a) 第1の金属化層を金属の下層として前記基 板の上に付着させるステップと、(b) 誘館材料を誘 電体層として前記第1の金属化層の上に付着させるステ ップと、(c) 第2の金属化層を金属の上層として前 記誘電体層の上に付着させるステップと、(d) 前記 第2の金属化層の上に所定のパターンを有するマスクを 50 及び前記開口部の周囲の前記2つの金属層の上層の上に

形成するステップと、(e) 前記第1及び第2の金属 化層及び前記誘電体層の露出された領域を、前記マスク のパターンに従ってエッチングするステップと、(f)

10

前記マスクを除去し、前記マスクのパターンに従って 一緒に位置合わせされた、前記2つの金属及び誘電体層 の積層構造を残すステップと、を含む、(12)に記載 の方法。

- (14) マスクを除去する前記ステップが、(a) 前記2つの金属層の前記第1の領域上にプロッキング・ マスクを形成するステップと、(b) 前記第2の領域 の前記2つの金属層の上層をエッチングして除去するス テップと、(c) 前記第2の領域に関連する前記誘電 体層をエッチングして除去するステップと、(d) 記プロッキング・マスクを除去するステップと、を含 む、(12)に記載の方法。
- (15) 半導体素子上にデカップリング・コンデンサ を形成する方法であって、(a) 上部表面に電気的接 点を与えるスタッドに結合された内部金属化層を含む配 線構造体を形成するステップと、(b) 前記上部表面 20 のスタッド上に一緒に位置合わせされ、且つ誘電体層に より分離された2つの金属層を形成するステップと、
 - (c) 前記スタッドが前記上部表面で露出するよう に、前記2つの金属層及び誘電体層を貫く開口部を形成 するステップと、(d) 前記開口部の内部周囲に沿っ て絶縁側壁を形成するステップと、(e) 前記スタッ ドを前記2つの金属層の上層と電気的に結合するよう に、前記開口部を取囲む領域において、金属を付着させ るステップと、を含む方法。
 - (16) 前記2つの金属層を配置するステップが、
 - 前記絶縁基板の上に所定のパターンを有するマ スクを提供するステップと、(b) 第1の金属化層を 前記2つの金属層の下層として、前記マスクのパターン に従って前記基板上に付着させるステップと、(c) 誘電材料を前記誘電体層として、前記マスクのパターン に従って前記第1の金属化層の上に付着させるステップ と、(d) 第2の金属化層を前記2つの金属層の上層 として、前記マスクのパターンに従って前記誘電体層の 上に付着させるステップと、(e) 前記マスクを除去 し、更に前記誘電体層により分離され、前記マスクの所 定のパターンに従って一緒に位置合わせされた、前記2 つの金属層を残すステップと、を含む、(15)に記載 の方法。
 - (17) 半導体素子上にデカップリング・コンデンサ を形成する方法であって、(a) 半導体基板の上に、 一緒に位置合わせされ且つ誘電体層で分離された2つの 金属層を形成するステップと、(b) 前記2つの金属 層の下層が露出するように、前記2つの金属層の上層及 び前記誘電体層を貫いて開口部をエッチングするステッ プと、(c) 前記開口部の内部周囲に沿った側壁上、

絶縁パリアを形成するステップと、(d) 前記2つの 金属層の下層との電気的接点を提供するために、前記開 口部を包含する領域に金属を付着させるステップと、を 含む方法。

- (18) 前記絶縁パリアを形成するステップが、
- (a) 前記開口部を含む前記基板の領域の上にパッシベーション薄膜を付着させるステップと、(b) 前記 [図6]本発明の2つの金属層の上層の前記開口部の内部領域を包含するアパーチャを持つ第1のマスクを、前記基板上に形成するステップであって、前記アパーチャの直径が、前記2 10 示す断面図である。 [図7]本発明のアパーチャが、前記金属の上層の前記開口部内下部のパッシベーション薄膜を露出させるものと、(c) 前記 露出したパッシベーション薄膜を除去するのに十分な時間、前記第1のマスクのアパーチャを貫いて露出したパッシベーション薄膜をなまっていてと、 [図10]本発明の示す断面図である。 [図10]本発明の示す断面図である。 [図10]本発明の示す断面図である。 [図10]本発明の示す断面図である。 [図10]本発明の示す断面図である。 [図10]本発明のアシスで、シャンペーション薄膜をエッチングするステップと、
- (d) 前記第1のマスクを除去するステップと、を含む、(17)に記載の方法。
- (19) 前記2つの金属層の配置ステップが、(a) 前記絶縁基板の上に所定のパターンを有する第2のマ 20 スクを提供するステップと、(b) 第1の金属化層を 前記2つの金属層の下層として、前記第2のマスクのパターンに従って前記基板上に付着させるステップと、
- (c) 誘電材料を前記誘電体層として、前記第1の金属化層の上に前記第2のマスクのパターンに従って付着させるステップと、(d) 第2の金属化層を前記2つの金属層の上層として、前記誘電体層の上に前記第2のマスクのパターンに従って付着させるステップと、

【図面の簡単な説明】

【図1】 C4はんだポールを示す半導体ダイの相互接続 領域の上面図である。

【図2】C4はんだボールを有する半導体ダイの側面図 である

【図3】内部金属化層に対応する分布静電容量を有す

る、従来技術の電力相互接続金属化層の構造を示す図で ある。

12

【図4】本発明に従うデカップリング・コンデンサを図解する断面図である。

【図5】本発明に従うデカップリング・コンデンサを図解する断面図である。

【図6】本発明の1実施例に従うプロセス・ステップを示す断面図である。

【図7】本発明の1実施例に従うプロセス・ステップを (ク 示す断面図である。

【図8】本発明の1実施例に従うプロセス・ステップを 示す断面図である。

【図9】本発明の1実施例に従うプロセス・ステップを示す断面図である。

【図10】本発明の1実施例に従うプロセス・ステップ を示す断面図である。

【図11】本発明の他の実施例に従うプロセス・ステップを示す断面図である。

【図12】本発明の他の実施例に従うプロセス・ステッ 0 プを示す断面図である。

【図13】本発明の他の実施例に従うプロセス・ステップを示す断面図である。

【図14】本発明の他の実施例に従うプロセス・ステップを示す断面図である。

【図15】本発明の他の実施例に従うプロセス・ステップを示す断面図である。

【図16】本発明の他の実施例に従うプロセス・ステップを示す断面図である。

【図17】本発明の他の面に従うプロセス・ステップを の 示す断面図である。


【図18】本発明の他の面に従うプロセス・ステップを示す断面図である。

【図19】本発明の他の面に従うプロセス・ステップを示す断面図である。


【図20】本発明の他の面に従うプロセス・ステップを示す断面図である。


【図21】本発明の他の面に従うプロセス・ステップを 示す断面図である。


【図2】





【図4】












【図21】



フロントページの続き

(72)発明者 ジョン・アンドルー・ヒルトペイテル アメリカ合衆国05408、パーモント州サウ ス・パーリントン、ヤンドゥー・ドライブ 8